半導体製造で欠かせない「CMP（Chemical Mechanical Polishing：化学的機械的研磨）」は、ウェーハ表面の段差を取り除き、平坦な面を形成するための重要な技術です。微細化と多層化が進む中で、リソグラフィの焦点精度を維持し、安定した配線パターンを作るために不可欠な工程となっています。
本記事では、CMPの役割から主要な用途、発生しやすい欠陥とその対策、終点検出技術までを体系的に解説します。
平坦化の重要性とCMPの基本原理
半導体の多層化が進むにつれ、ウェーハ表面の凹凸がリソグラフィ性能に直接影響するようになりました。焦点深度が浅くなるほど、表面のわずかな段差でもピントが合わなくなり、露光精度が低下します。これを防ぐために登場したのがCMPです。
CMPの仕組み
CMPは、定盤（プラテン）と呼ばれる平面台に研磨パッドを貼り、スラリーと呼ばれる研磨剤を流しながらウェーハを押し付けて表面を削ります。化学反応と機械的摩擦を組み合わせることで、不要な部分を除去し、表面を高精度に平坦化します。
もともと鏡面研磨技術として使われていたCMPは、1980年代から半導体前工程に応用され、特にCu配線の導入とともに不可欠なプロセスとなりました。
CMPが適用される主なプロセス
CMPは、半導体製造のさまざまな工程で使われています。材料や目的によって求められる平坦化精度や管理方法が異なります。
層間絶縁膜（ILD）
多層配線の基盤となる層間絶縁膜では、表面の段差を小さくし、リソグラフィの焦点深度を確保することが重要です。研磨量が多いほど平坦性は向上しますが、過研磨によるダメージを防ぐために残膜の厚さを厳密にコントロールします。
素子間分離（STI）
STI（Shallow Trench Isolation）構造の形成では、溝に酸化膜を埋めた後、余剰SiO₂をCMPで取り除きます。過剰研磨を防ぐためにCMPストップ膜（SiN膜など）が設けられ、精密な残膜管理が求められます。
タングステンプラグ
電極形成に用いられるタングステン（W）プラグでは、表面傷を防ぐため、酸化後に酸化膜だけを研磨して平坦化します。硬い金属を扱うため、スラリー組成や研磨圧の制御が重要です。
Cu配線（ダマシンプロセス）
Cu配線は、層間絶縁膜に形成した溝へCuを埋め込み、CMPで不要部分を除去して形成します。この際、Cuとバリアメタル（Taなど）の研磨条件が異なるため、2ステップ研磨（デュアルCMP）が採用されています。
CMPで発生する主な欠陥と課題
CMPは非常に精密な加工工程であるため、わずかな制御ミスが欠陥につながります。代表的な問題には以下のようなものがあります。
ディッシングとエロージョン
過研磨によって配線パターン部分が皿状に凹む「ディッシング」や、密集パターン周辺の絶縁膜が削られる「エロージョン」が発生します。これらは配線厚みを減少させ、電流密度の上昇や抵抗値のばらつきを引き起こします。
マイクロスクラッチ
研磨パッドやスラリー中の微粒子が原因で発生する微細な傷は、デバイス不良に直結します。スラリーの粒径管理やパッド状態のモニタリングが不可欠です。
終点検出技術と残膜コントロール
CMPでは、研磨量の制御が難しく、過研磨や残膜不足を防ぐために終点検出（エンドポイント検出）が導入されています。
終点検出の仕組み
終点検出とは、研磨の最終位置を特定する技術です。膜厚をリアルタイムで測定し、設定した閾値に達した時点で自動停止します。これにより、過剰な研磨や膜残りを防止できます。
STIではSiN膜などのストップ層が目印になりますが、層間絶縁膜のように同一材料内で研磨する場合は、膜厚モニタリングによる精密な制御が求められます。
残膜制御の重要性
残膜が厚すぎると段差が残り、薄すぎると基板ダメージにつながります。近年のCMP装置では、光学センサーや干渉測定によって膜厚をリアルタイムで監視し、残膜を一定に保つ技術が一般化しています。
平坦化精度を高める要素技術
CMPの仕上がり品質は、装置構成と材料条件の両面から最適化されます。以下の要素が、平坦性と生産性のバランスを左右します。
スラリーの化学組成
スラリーは酸化剤、腐食防止剤、pH調整剤などで構成されます。酸化膜や金属膜など材料特性に合わせて組成を変え、化学反応速度と機械的摩擦のバランスを取ります。
研磨パッドの管理
パッドの硬度や表面状態は研磨速度に直結します。使用回数によって摩耗や目詰まりが起こるため、ドレッシング工程によって定期的に再生します。
加圧・回転条件
ウェーハへの加圧力や定盤回転速度の制御も重要です。過度な圧力はディッシングを誘発し、過小では平坦化が不十分になるため、最適化されたプロセスウィンドウが設定されます。
今後のCMP技術の方向性
デバイスの微細化と3D構造化により、CMPの要求精度はますます厳しくなっています。今後はAI制御による終点予測やインライン膜厚モニタリングの高度化が進み、リアルタイムでプロセス条件を最適化するスマートCMPへ移行しています。
また、低ダメージスラリーや環境負荷の少ない薬液の開発も進んでおり、高精度・高歩留まり・環境対応の三立を目指した進化が続くでしょう。
まとめ
CMPは、半導体の性能・信頼性・生産性を左右する重要工程です。層間絶縁膜からCu配線まで、あらゆる平坦化に欠かせないプロセスとして進化を続けています。過研磨防止のための終点検出技術や、残膜制御・スラリー最適化などの要素技術が融合することで、より高精度で安定した製造が可能になります。
微細化が限界を迎える中でも、CMPは次世代デバイスの基盤を支える中核技術として今後も発展していくでしょう。
